作者mepass (mepass)
看板Electronics
标题[问题] for generate语法
时间Tue Oct 14 21:59:46 2008
我看书上是写
标签名称： for 回路识别字 in 开始值 to 结束值 generate
元件名称： port map();
请问上述的元件名称跟我的架构有什麽关系吗
是不是随便取就好 还是有什麽限制呢
谢谢回答
--
じゃあ始めるよ、
竜宫レナ、一世一代の顽张り物语を！
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 59.116.172.156
1F：推 TroyLee:甚麽语言阿 @@ VHDL ? 10/14 22:02
2F：→ mepass:是啊 10/14 22:11