作者operationcow (香蕉公车)
看板Electronics
标题[问题] 目前希望做一个16-bit的CLA vhdl程式码
时间Wed Oct 8 20:10:06 2008
目前希望做一个16-bit的CLA(carry lookahead adder)
我用vhdl实作了4-bit的CLA
希望能够扩充到16-bit(64-bit...etc)
http://en.wikipedia.org/wiki/Carry_look-ahead_adder
目前是采用暴力展开的方式
C_1 = G_0 + P_0*C_0
C_2 = G_1 + G_0*P_1 + C_0*P_0*P_1
...
...
来实作出4-bit
可是用同样的方式做到16-bit应该会coding到疯掉 OTZ
又CLA的bit boolean function间存在 C_(i+1) = G_i + (P_i*C_i)
这个递回关系
我想请问vhdl里面有类似recursive的语法
让我可以比较简单的设计出程式码吗??
感谢大家<(_ _)>
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.91.80
1F：→ colinshih:先问你怎麽会问这种问题? 你写code给谁看? 10/18 03:20
2F：→ colinshih:DUT出现 loop, 几乎表示该设计者能力不足, 你觉得用 10/18 03:23
3F：→ colinshih:recursive的写法,程度会到那里? (就算可以compile) 10/18 03:24
4F：→ colinshih:想想 RMM, linting, debug 等 issues 10/18 03:25
5F：→ colinshih:就算支援, 16-bit CLA, 用recursive 暴力合成? 10/18 03:26
6F：→ colinshih:还是你没想过synthesis的问题? 10/18 03:27
7F：→ colinshih:设计large bitwidth CLA请使用 hierarchy 设计 10/18 03:29