作者xuwei (Boston)
看板Electronics
标题[问题] 设计一个计数器
时间Wed Jul 2 23:42:54 2008
目前 next output
A2 A1 A0 A2 A1 A0 Y
0 0 0 0 0 1 1
0 0 1 0 1 0 1
0 1 0 0 1 1 1
0 1 1 1 0 0 1
1 0 0 1 0 1 1
1 0 1 0 0 0 0
clock是一个duty cycle 60%的方波
请问要怎麽设计
我的设计是用TFF
TA2=A0(A1+A2)
TA1=A2barA1
TA0=VDD
Y =A2bar+A0bar
自己组了一下电路 发现跑不出来结果
(我用有Clear功能的JK 把JK连起来变成TFF)
请问有人知道错在哪里吗?(是不是duty cycle一定要50%吗?) 谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 124.8.61.94
1F：→ yuleen123:TA2 = A1A0, TA1 = A0, TA0 = Vdd, Y = (A2A0)bar 07/02 23:58
2F：→ yuleen123:clear 接 A2A0 07/02 23:59
3F：→ xuwei:感恩~ 07/03 00:30