作者icetofux (豆腐)
看板Electronics
标题[问题] 如何有效的缩减CPLD使用的PAL数？
时间Mon May 12 22:40:21 2008
最近在进行CPLD期末作业的时候，发现一个问题，就是当CODE写完并且於软体上完成
模拟，准备DOWNLOAD到实习版时，发现所使用CPLD中的PAL数不够，於是针对CODE进
行修改。
修改的过程中我发现，并不是单纯的缩减功能就可以有效的减少PAL的使用量，有时
候删除某些功能使其工作量减少，却反而用掉更多的PAL；但是如果能减少REG的使用
量，则可以有效的减少使用的PAL数量，但我目前已经将能去除的REG都去除了，还是
不够用。
这个题目我想应该学长也有写过，所以我相信绝对有可以DOWNLOAD进实习版上的CPLD
容量大小的写法，但是因为这是作业，所以不太可能向老师去索取其他人写的CODE，
向老师询问减少PAL使用量的方法，似乎也没有比较正面的解答。
因为CODE写完後，於CPLD中的实际硬体规划是由软体在进行，所以我并不知到它到底
怎麽做的，所以想请问版上有经验的人，於CODE撰写的过程中，是不是有什麽小技巧
可以有效的减少PAL的使用量呢？
注1：PAL是我查WIKI中所记述的CPLD中单位，我不晓得这样形容是否恰当。
注2：我使用的语言为verilog。
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.230.85.196
1F：推 appendixisu:卡诺图?? 05/12 22:55
2F：→ icetofux:不好意思，我忘了说我是用行为描述模式写的@.@ 05/12 22:58