作者Holysml (Ah)
看板Electronics
标题[问题] ModelSim Verilog 2001 syntax error
时间Thu Mar 20 00:44:59 2008
不知有人是否遇过类似相关问题,
拿到的code有把一些golabal讯号定义在另外的档案
但是用Modelsim compile一直都会过不去出现 syntax error 2001这关
有人知道该怎样强迫他不要管2001文法的问题 吗= =
先行谢过了 ><
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 123.110.142.87