作者motor447 (motor447)
看板Electronics
标题Re: [问题] 请问有ARM+FPGA实验板而不是扩充的？
时间Fri Dec 28 01:10:15 2007
如果是 FIR FFT... 之类的,
大概 100MHz 上下差不多;
高速 IO 的应用, 像是 LXT 内建 Ethernet Gigabit SerDes,
外部就可省下 Gigabit PHY;
有的 ADC 介面, 是 500MHz LVDS, 这些都需要高速 IO;
高速 IO 的意义, 在於节省外部元件及成本,
当然很多 asic prototype 不在乎面积及成本...
※ 引述《acelp (未来，一直来一直来)》之铭言：
: 我的疑问就在於 用高阶的产品virtex4以上 LX80以上一颗都多大颗
: 里头的数位逻辑怎麽可能多简单
: 好吧 就算有硬体乘法器又怎样...
: 10 tap FIR 用10bit的准确度合成 clock rate我相信硬生生就被压下去了
: 几百M? 能跑个100多M都偷笑了
: 我也不知道一颗65nm的FPGA强调他IO有多快是有什麽意义?
: 真的有人用高阶的FPGA IO需要跑到这麽高的clock rate?
: ※ 引述《motor447 (motor447)》之铭言：
: : 高阶的产品都内含硬体乘法器,
: : 有的还有硬体的 Gigabit Ethernet MAC, 硬体 PLL,
: : 400MHz 以上不是问题!
: : 数位逻辑只要跑 io 的 1/8 或 1/32 即可,
: : io 区块都有内含 SerDes,
: : 介面是 io speed 的 1/8 或 1/32
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.216.182.7