作者sasako (微笑待人)
站内Electronics
标题Re: [请益] Design Compiler
时间Tue Dec 25 15:39:21 2007
1F：推 bighead319:把时间压到负的这没意义吧，比你需要的时脉再多一些 12/24 19:34
2F：→ bighead319:margin给APR分段吃去吃就可以了，不然为了timing塞一堆 12/24 19:35
3F：→ bighead319:buffer跟选用大尺寸的gate或大面积架构根本over design 12/24 19:37
4F：→ bighead319:用ripple即可达成目的的话，何必为了压时间让他用CLA 12/24 19:38
我的意思只是压到0而已
可是因为有时候压个5.8 or 5.6 or 5.4 slack可能都是零..
所以才会讲压到负的为止..正确应该讲压到负之前一个的时间
原PO是想看最快能跑多快!!所以我只是应他要求而已...
但这些都只是参考而已..
当然这可能只是一个作业，有时候打分数可能会跟速度和面积有
关系，可以考虑一下trade off罗~
不过synthesis可以帮你合出CLA唷!这点我倒是不知道...
以为随便写个A+B都只是合出ripple而已...
不知道CSA也可以合得出来吗???
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.135.103.42
※ 编辑: sasako 来自: 220.135.103.42 (12/25 15:40)
5F：推 Acme:designware 12/25 22:58