作者motor447 (motor447)
看板Electronics
标题Re: [问题] VHDL 程式问题!!
时间Wed Dec 19 09:40:01 2007
※ 引述《asdd (希望..........)》之铭言：
: 编译环境使用xilinx ise 在编译的时候synthesize 的时候 是可以编译过的
: 可是在implement desing的时候 却出现
: ERROR:MapLib:93 - Illegal LOC on IPAD symbol "CTL" or BUFGP symbol "CTL_BUFGP"
: 的错误讯息!!不知道有没有其他的大大遇过类似的问题......谢谢
你的 CTL 被分派到不合法的脚位,
请检查你的 UCF 是否有指定 CTL 脚位,
看看是否指定的脚位不相容?
有的脚位只能当输入, 有的脚位有参考电压的限制
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.130.188.178
1F：→ motor447:另一个可能是BUFGP,先拿掉 CTL 的 BUFGP 再试试看! 12/19 11:24
2F：→ motor447:到 www.xilinx.com 搜寻 MapLib 93 也有一些建议可以试试 12/19 22:07