作者dura (momo)
看板Electronics
标题Re: [问题] Regulator的pass element
时间Fri Dec 14 02:40:34 2007
因为用NMOS的话本身NMOS要导通就要一个Vgs，而前面推NMOS的电路如果是用PMOS+NMOS
(error amplifier)或是用PMOS+PMOS(source follow)，那pass element NMOS的Vg最高
只能到vdd-Vds(sat)因为要维持PMOS饱和条件，因此用NMOS的dropout即为Vds(sat)+Vgs。
而用PMOS当pass element则只需满足Vds(sat)让PMOS在饱和区即可，
因此其dropout为Vds(sat)。
(不好意思懒的画图，请想像一下^^||||)
※ 引述《tutowuu (只有努力)》之铭言：
: 我想请问大家有关於线性稳压器的Pass element/device
: 就是如果采用NMOS 压降为何是 Vds(sat)+Vgs
: 采用PMOS 压降为何是 Vsd(sat)
: 想请问大家为何NMOS要多一个Vgs压降出来
: 很多论文还是application都只有写表格出来 没有说明很清楚
: 所以来问大家
: 谢谢大家
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.115.71.135