作者proach (p.roach)
站内Electronics
标题Re: [问题] 关於FPGA时序的问题
时间Wed Oct 3 19:41:33 2007
※ 引述《horsehead ( NNNN)》之铭言：
: 一个小问题是 source synchronization 是什麽样的观念呀 ?
: 问题有点多 而我也想了很就想不太出来 >< 还希望板上的前辈们能够多多赐教 ,
clock跟data来自相同的地方
假设是 chipA送资料到 chipB, 如果用这概念，则chipB用来latch资料的
clock必须来自 chipA, 这表示clock与data都经过相同的delay才送进 chipB
可以有效减少 data与clock对不齐的问题。
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.216.113.195