作者volare929 (心碎中)
看板Electronics
标题Re: [问题] FPGA问题
时间Wed Oct 3 12:44:02 2007
※ 引述《volare929 (心碎中)》之铭言：
: 前面那篇表达不是很清楚。
: 就是说我遇到了一个怪现象，
: 就是同样一个BIT档案烧录，
: 烧第一次跟烧第二次，烧第三次得到的结果竟然会不一样。
我把观察以及量测到的结果说明如下。
猜测1：杂讯问题
当初以为是杂讯造成的不同的结果，
但是当我烧录第一次时，
我给了三次输入讯号，
都会得到一模一样的输出。
烧第二次时，
一样给了三次输入讯号，
也会得到一模一样的输出，
但是就是跟前一组(第一次烧的)答案不一样。
也就是说，做了烧录的动作，电路就改变了。
猜测2：Verilog Code问题
使用了另外一块板子(Altera的)，
可以得到我想要的结果，不会像原先那样只要重烧，就得到无法预期的电路。
请各位板友给我一些Debug的方向或者建议，谢谢
备注：我原先使用的板子是Xilinx 的xc4vlx60 搭配ISE 8.2i版的软体
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.115.71.177
1F：→ zerocustom00:如果可以的话你是否有其他的design可以做类似验证. 10/03 16:08
2F：→ zerocustom00:或是如果Xilinx的IO可以assign到其他的PIN看看. 10/03 16:08
3F：→ zerocustom00:之前也发生过Xilinx IO挂了.Debug老半天的情形. 10/03 16:09
4F：→ volare929:恩恩，我会试试看，阿不过我的电路已经用掉大部份的pin 10/03 23:35
5F：→ volare929:XD 10/03 23:36