作者bakerly (bakerly)
站内Electronics
标题Re: [问题] verilog关於memory compile
时间Mon Sep 3 19:05:00 2007
※ 引述《sasako (smile~^^)》之铭言：
: ◆ From: 220.132.144.169
: 推 luckyBF:chip_enable ?? 09/03 17:32
: 那在请问一下
: 这条线应该是active low..
: 我应该是只有在对memory access时，才会设成0
: 其他都是1
: 这样对吗???
: 因为我以前不知道这是干嘛的，都直接assign给他0..
照常见的命名法则
CEn应该是low active, CE才会是high actice,
如果你bus上只有一个memory而且又不考虑power consumption
的话一直给他接定值没差
如果bus上有超过一个的memory时
就要靠他来active 你真正要用的memory
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 203.66.222.12
1F：推 sasako:谢谢 完全了解了.. 09/03 19:10
2F：→ sasako:不过保险起见 还是请你看一下我的想法 09/03 19:10
3F：→ sasako:你的意思是不是要是bus上有10个memory 09/03 19:12
4F：→ sasako:我要access第二个 就把第二个memory cen=0 其他memory的 09/03 19:12
5F：→ sasako:cen=1?? 09/03 19:12
6F：推 Aragom:yes 09/04 02:33