作者sasako (smile~^^)
站内Electronics
标题Re: [问题] verilog关於memory compile
时间Mon Sep 3 17:44:29 2007
◆ From: 220.132.144.169
1F：推 luckyBF:chip_enable ?? 09/03 17:32
那在请问一下
这条线应该是active low..
我应该是只有在对memory access时，才会设成0
其他都是1
这样对吗???
因为我以前不知道这是干嘛的，都直接assign给他0..
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.132.144.169
2F：推 luckyBF:我不确定哦~但我直觉会给1才会动作耶XD 09/03 17:52
3F：→ luckyBF:不过还是去看看资料吧~这是自动产生的Memory吗？ 09/03 17:53
4F：推 sasako:我确定是active low 只是想问是不是只有在access时 才让 09/03 17:58
5F：→ sasako:cen active..???? 09/03 17:59