作者arclitetank (More than meet the eye!)
看板Electronics
标题[请益] 请问 Altera CycloneII FPGA 的问题
时间Wed Aug 15 16:21:50 2007
各位大大好
小弟最近使用Cyclone II这个晶片的FPGA
因为需要用到PLL所以有使用里面的 altpll这个function
我一开始没有加逻辑进去
把PLL出来的clock拉进global clock network
但是lock signal一直没有到high...冏...
後来把clock signal接到LED上面 灯都有亮 按reset也都有反应
但是lock 还是一直没有到high
不知道各位大大有没有遇过类似的问题 @@"
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.25.70