作者Maddulin (what else do u focus?)
看板Electronics
标题Re: [问题] 数位逻辑设计
时间Sun Jul 29 01:07:18 2007
※ 引述《file70042 (╮(￣▽￣)╭)》之铭言：
: 标题: [问题] 数位逻辑设计
: 时间: Sat Jul 28 22:56:31 2007
:
: Write an HDL behavioral description of a D flip-flop
:
: with asynchronous preset and clear
:
: inputs outputs
: ___________________________ __________
: preset clear clock D Q Q'
:
: 0 1 X X 1 0
: 1 0 X X 0 1
: 0 0 X X 1 1
: ____________________________ __________
:
: 1 1 ↑ 0 0 1
: 1 1 ↑ 1 1 0
: 1 1 0 X NO change
:
: 请问
: 有强者大大知道这题在问啥咩?
: 希望能给小弟我ㄧ个方向
: 例如 怎麽去解题提示之类的
: 先谢谢罗~ <(_ _)>
:
: --
: 时间会很自然而然地告诉你
: 谁是你真正的朋友可是
: 答案总是太残酷...
:
: --
:
※ 发信站: 批踢踢实业坊(ptt.cc)
: ◆ From: 218.168.133.205
: → Maddulin:就简单的叫你用HDL描述指定的D-F/F的电路行为 07/28 23:08
: → ICRO:中间那个图里面我不会设 可以麻烦大大解答吗 07/28 23:23
behavior in verilog
always @(posedge clk or present or clear)
case({present, clear})
2'b00: {q,q'}={1,1};
2'b01: ={0,1};
2'b10: ={1,0};
2'b11: ={D,D'};
endcase
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.141.98.182