作者ohya74921 (猴子)
站内Electronics
标题[问题] 数位电路
时间Sat Jul 28 23:55:52 2007
想问一下一些电子学里面数位积体电
路设计的一些问题
当我们要以CMOS去产生一个逻辑电路
会有 Pull-up & Pull-donw network
两个区块。
我在看书上的 "元件尺寸设计" 这里
卡住了，书上的设计目标写说：
使CMOS闸电路在两个方向(PUN & PDN)
中，均能提供相等的最小电流驱动能
力，亦即 Kp.eq = Kn.eq
此处的最小电流驱动能力是指
串联的MOS均需ON
并联的MOS一个ON即可
--
不知道是不是我理解力太差，卡在这
里好久...
他的最小电流驱动"能力"是指输入吗？
有高手能点醒我吗？XD
万分感谢...
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 211.74.72.12
1F：推 horsemelon:能力就是PUN跟PDN的电流 电流越大 能力越大 07/29 00:04
2F：推 cpt:下一级的区块对上一级来说就是负载, 所谓"驱动能力"就是指 07/29 00:07
3F：→ cpt:对付载的充放电能力 07/29 00:09
4F：推 ohya74921:哦~！上下电流相等的条件即 等效电阻相等，而Tri.区的电 07/29 00:19
5F：→ ohya74921:阻只跟K有关，所以写成Kn.eq=Kp.eq 是这样吗？ 07/29 00:21