※ 引述《tjlo (小罗)》之铭言： : ※ 引述《proach (p.roach)》之铭言： : : ~~~~~~~~~~~~~~ : : please define this question clearly: : : what is "good", and to whom? : : to transmitter? or to receiver chip? : : I think you both are correct, but with different view points. : 对了 您说到他当时提到的重点了, 谢谢您唤醒我的记忆^^ : 他所强调的应该是两个硬体整合之下, setup time, hold time何者愈长愈好! : 有提到类似两个chip, 一个transmitter, 一个receiver, 如果setup time愈长(不 : 是很确定他说的是不是setup time, 事隔已久@.@), 则可以使其中之一的timing有更 : 大的弹性, 也就是说两个chip能work的条件更宽裕 : 我想对於 : transmitter: hold time 愈长越好 : receiver: setup time 愈长越好 : 不知道这样说是否正确, 又陷入苦恼~.~ 你对setup time跟hold time的定义可能跟一般人不一样喔 我学的是：setup time跟hold time都是一个定值 假设有一个flip flop的setup time是150ps hold time是100ps 就算你的data edge发生在clock edge前1ns setup time还是150ps 不过可说他满足setup time criteria 就算你的data保持到clockedge後2ns hold time还是100ps 不过可说他满足hold time criteria 你的定义应该是 Tsetup = T_clk_edge - T_data_edge Thold = T_data_edge_again - T_clk_edge 照你的定义 当然Tsetup越长越好 因为就等同於把clk period拉长 至於有版友提到Thold长对receiver好 这我就不清楚是什麽意思了 一样把clk period拉长吗 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 68.214.237.132