作者tkhan (脑残)
看板Electronics
标题Re: [问题] verilog语法问题
时间Sun Jun 3 20:22:49 2007
※ 引述《zxcvbnm321 (......)》之铭言：
: 请问一下
: 若是宣告一个array
: 像这样
: reg[31:0] block[7:0]
: 如果我想拿其中一个block的其中一段bit出来做运算
: 例如第2个block的[31:20]这一段
: 我应该怎嚜写呢?
: 应该不能用两个[]吧?
: 印象中这样应该是错的
: 而 block[2]
: 这样写的话代表的应该是32bits....是吗...?
建议尽量不要用array，因为debug的考量..
用array，在waveform上没办法直接拉出来看..
像这种情形就宣告八个reg来使用..
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 219.70.216.56
1F：推 zxcvbnm321:感谢你....以及上篇推文的两位..... 06/03 20:24
2F：推 mouein:modelsim可以 06/04 02:12