您说得没错 我的ADC也才12 bit而已 如果使用32 bit width 还要多做一项资料转换的步骤 小弟不才 想请问"先把实数转换成定点的运算 还可以评估filter的效能" 实务上应该要怎麽做？也是使用matlab吗？ 因为我前文所指的实数 也是matlab转hdl才产生的 如果有其他工具可以实现filter的hdl那就再好不过 ※ 引述《acelp (未来，一直来一直来)》之铭言： : 标题: Re: [问题] FPGA做数位filter : 时间: Mon Apr 30 22:18:18 2007 : : 你可以先把实数转换成定点的运算 还可以评估filter的效能 : 这样再用matlab直接转hdl时会简单许多 : 不过缺点是matlab转hdl一向效能都不太好 : -- : 实数只是理论值 在现实应用没有实数的价值 : 当你都要implement了 还用32 bit width? : ※ 引述《aaytc (aaytc)》之铭言： : : 我最近想要用Altera 的FPGA做数位滤波器 : : 先将类比讯号输入ADC 再将ADC输出送进FPGA : : 以上这些都已经没问题了 : : 原本我想使用MATLAB产生的滤波器code直接跟我原本的verilog code结合在一起 : : 但是QuartusII不支援实数运算（MATLAB所产生的code演算法中有实数） : : 想请问版上的高手有没有什麽好建议？或是有人做过类似的应用? : : -- :

※ 发信站: 批踢踢实业坊(ptt.cc) : ◆ From: 220.133.134.198 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.109.103.226