作者jingwoei (玮)
站内Electronics
标题[问题] 关於cadence的analog design environment
时间Thu Apr 12 23:54:22 2007
我在HSPICE的manual有看到在delay cell设计时，
可以有controlled votage vs. delay time的plot功能。
请问在cadence有这个功能吗？
用Google找了很久，也找不到cadence较详尽的manual，
也似乎没有这个功能？
还是说cadence只能慢慢地一个一个电压模拟，然後读值再自己plot呢？
谢谢大家。:)
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 122.126.73.6
※ 编辑: jingwoei 来自: 122.126.73.6 (04/12 23:57)
1F：推 pow:应该是要善用calculator吧 04/13 07:09