作者invalid (everlasting)
站内Electronics
标题Re: [请益] Verilog-A与Cadence图形介面的HSPICE
时间Fri Mar 23 17:14:56 2007
看起来像是不能够同时使用两者?
(hspiceS是第一次看到，AMS之类的应该是由spectreS弄才对)
据我所知(不知道最新版有没有改善)
spectre对hspice的支援一直都不太好
我顶多拿小电路来跑PSS之类的东西
如果不是非图形介面不可的话
我大力推荐使用eldo
Hspice+verilog/vhdl (even AMS)都没遇过什麽问题
waveviewer又漂亮(看起来是java写的)
用久了还是觉得打netlist比较有设计的感觉
※ 引述《pow (体脂肪35%)》之铭言：
: 大家好
: 有人使用过[Cadence的图形介面with HSPICE]+[Verilog-A behavior model]这个组合吗?
: 我的Verilog-A是使用Cadence附的ahdlLib
: 可是怎麽弄 就是没办法产生netlist
: error message 如下
: *Error* ERROR DETECTED IN NETLISTING, netlist bypass flag set.
: *Error* Netlist type "text.ahdl" not handled by hspiceS
: component : not_gate
: named : /I566
: in cellview : test/schematic
: of library : test
: *Error* artIsCallablep: argument #1 should be either a string or a symbol
: (type template = "S") - nil
: 我使用[Cadence的图形介面with Spectre]+[Verilog-A behavior model]
: 还有[手写netlist的HPICE]+[Verilog-A behavior model]
: 都没遇过问题...
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.228.240.38
1F：→ chenchenkuo:感谢...受教罗^^ 03/25 12:03