作者invalid (everlasting)
站内Electronics
标题Re: [问题] Static Timing Analysis的问题
时间Thu Mar 22 11:29:09 2007
RT应该是required time,AT=arrival time
setup time指的是要进入Flop的资料必须在clock edge多久准备好
(也就是不能再变动了)
hold time就是在clock edge之後一段时间资料不能变动
通常讨论setup time的话是指即将要进来的资料
所以要从资料的源头加上最遭的delay看会不会来不及到达
所以是min(RT)-max(AT)
而hold time是讨论前一个资料
而前一个资料消失的直接原因就是下一个资料来了
所以最糟的情况下下一个资料来的快,而clock edge来的慢
min(AT)-max(RT)
剩下的自己画画timing chart就会懂了
※ 引述《bw51 (路人甲)》之铭言:
: 定义是这样写的,不过不是很懂!!请高手帮忙解答一下
: setup time:edge trigger前data必须稳定的时间
: hold time:edge trigger後资料必须稳定的时间
: 能有更清楚的说法吗?
: 那不满足setup是edge trigger後资料还没到reg input端,或data已经到了还没
: edge trigger,是这个意思吗?为什麽setup time要考虑向前偏斜,用最大的延迟来查
: setup time??
: 那不满足hold time是edge trigger後data还没从reg output传出,或data先传出
: 还未edge trigger,市这样吗?
: 为什麽hold time要考虑向後偏斜?用最小延迟检查hold time??
: 为什麽对setup 验证是RT-AT=SLACK,对hold time是AT-RT
: 分析AT从primary input 到 reg input时 input delay+gate delay+interconnect delay
: 分析RT Dclk+Dsource+Dnet-Dsetup-Duncertainty,为什麽是减setup uncertainty
: 而不是加
: 分析reg到primary output RT时是 Dclk-output delay 为啥不是加??
: 这是我看书的遗问,可能是蠢问题,希望能帮我回答,谢谢!!!!!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.228.243.145
※ 编辑: invalid 来自: 61.228.243.145 (03/22 11:29)