作者cpt (post blue)
看板Electronics
标题Re: [问题] ic设计流程 前段、後段、Floorplanning
时间Mon Feb 19 09:12:20 2007
※ 引述《goo666 ()》之铭言：
: 请问ic设计流程中的 Floorplanning、前段(frontend)、後段(backend)
: 三者产物分别为何？
frontend: logic/algorithm -> RTL code synthesis -> gate-level netlist
backend, 又称为 physical design, 常见的 design flow 分为下面几个项目
(实际的 flow 视 tool 和习惯而定)
1. floorplanning 对电路的 blocks/macros 进行手动/半自动的布局
(包括 power supply line 规划)
这些 macro 通常是 memory, IP 这类不能拆散的大区块
2. congestion analysis 如果 floorplan 很烂, 晶片会塞不下其余的元件
不然就是之後的 routing 会很痛苦
所以 1. 2. 两步要 iterate 个几次
3. placement tool 将所有剩下的电路做 placement,
塞在 macro 之间的空隙
4. routing 就现有的 floorplan/placement 产生 interconnect
5. timing analysis 如果 placement/routing 很差, 把 timing 弄烂了
请回到步骤 3 或 1 砍掉重练
6. layout 上面都 ok 的话, 最後的产物就是 final layout,
验证完就 tape out 了
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 24.131.17.151
1F：推 gpentacene:顺便请教一下，什麽叫「tape out」？谢谢 02/19 13:09
2F：推 BuBuChen:以前是把layout的gds file装在磁带送到foundry，所以 02/19 13:23
3F：→ BuBuChen:把完成的layout送到foundry开始做ic(其实是先做光罩)， 02/19 13:25
4F：→ BuBuChen:这个动做叫tapeout~~也可说是下线~~ 02/19 13:26
5F：推 cpt:没错! 因为磁带就是所谓的"tape" 02/19 13:50
※ 编辑: cpt 来自: 24.131.17.151 (02/19 13:58)
6F：推 ericute: 好文 推推 02/11 19:49