作者sasako (smile~^^)
站内Electronics
标题Re: [请益] Verilog中多工器的写法!!
时间Mon Jan 29 18:39:35 2007
※ 引述《guavaate (不得不向现实低头)》之铭言：
: 通常在写多工器时候~
: 都会使用case的方式撰写
: 如果今天要写一个32 to 1的多工器~
: 那不就要写32个case @_@
: 但是~不知道有没有比较有效的写法呢??
其实写法越简单..
反而会想要合出你想要的电路，其实用copy paste也不错呀！
虽然会写一长串，但是并不会影响你debug，当然合出的电路
也不会因为你有效的写法而变快...
有时我觉得就写32个case也没啥什麽不好，除非你有些case做
的事情一样，就可以写在一起...
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.114.25.119