作者reiyo (热)
看板Electronics
标题[问题] 名词-> Gate-Length Biasing
时间Thu Dec 14 01:02:56 2006
最近一直在paper上看到这样的字眼
而查google时 大都只说
Unlike multi-Vth techniques, gate-length biasing requires no additional
masks and may be performed at any stage in the design process.
感觉起来字面上的biasing 好像不是靠偏压造成的
是指制程上故意制造出来有不同channel-length的电晶体吗？
那是利用drain和source的dopant浓度不同所致吗？
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.114.75.166
2F：→ pow:看完应该就知道了 12/14 02:21
3F：→ reiyo:其实我就是在看这篇paper...... 12/14 02:26
4F：→ reiyo:他一直说biasing 但究竟如何biasing 我就一直搞不懂 Orz 12/14 02:27