作者killer9619 (准新鲜人~什麽是大学勒?)
看板Electronics
标题[问题] 大一逻辑设计的题目
时间Sun Nov 12 23:17:05 2006
Derive a CMOS complex gate for the logic function f = xy + xz.
Use as few transistor as possible.
这是标准答案的做法:
http://www.wretch.cc/album/show.php?i=killer9619&b=2&f=1074834777&p=1
这是我的解法:
http://www.wretch.cc/album/show.php?i=killer9619&b=2&f=1074834776&p=0
我的做法和解答最大的差别在於它增加了一个inverter
所以它比我多使用了一个电晶体
但是我的解法以truth table测试没有问题
所以我想问问为什麽它费心这麽设计(先作f' 然後再用not处理)
难道PUN一定要是PMOS?
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.117.192.125
1F：推 Zoomyoyo:大ㄧ就教 CMOS logic gate? 这不是大三选修才会碰到吗... 11/12 23:29
2F：→ Zoomyoyo:大ㄧ没上过电子学怎麽知道电晶体怎麽操作阿... 11/12 23:29
3F：推 SILee:是的PUN一定要用PMOS 不然会有Body Effect 11/12 23:29
4F：→ SILee:至於Body Effect是啥.....一言难尽 11/12 23:31
※ 编辑: killer9619 来自: 140.117.192.125 (11/13 00:02)
※ 编辑: killer9619 来自: 140.117.192.125 (11/13 00:03)
5F：推 killer9619:感谢解答 其实我们也没有仔细教过CMOS 只有带过 11/13 00:11
6F：→ killer9619:只是自己在做题目觉得很奇怪而已~ 11/13 00:12
7F：推 pow:正解：因为NMOS没办法把S跟D都往上拉到跟G一样的VDD 11/13 00:27
8F：→ pow:跟BODY EFFECT没关系... 11/13 00:28
9F：推 SILee:是吗 囧" 小弟受教了 11/13 00:31
10F：→ SILee:<-----电子学没学好 11/13 00:31
11F：推 cj6gji:蛤...这不是VLSI的吗?= = 小弟大三才在学...... 11/13 21:55
12F：推 playbear:多一个inverter应该是多2个电晶体吧? 11/15 19:26