作者Rigid (阳光下的奇蹟)
站内Electronics
标题Re: 理想op输出阻抗=0,有什麽好处??
时间Tue Sep 19 20:59:31 2006
※ 引述《sasako (smile~^^)》之铭言：
: ※ 引述《[email protected] (光明教父)》之铭言：
: : 如果是电压输出，越接近零的输出阻抗，
: : 可使下一级的输入端接受越完整的输入
: : 电压讯号。
: 大概是这样
: 不过换个想法，可以想像，输出阻抗最後要并联负载...
: 电阻是越并越小，所以要是输出阻抗是零...当然会有比较好的放大值...
输出阻抗应该是要串连负载
若输出电压为Vout 输出阻抗为Rout 串连负载为Rload
（单以DC 讯号来说）
则实际负载所得到的电压为 V = Vout*Rload/(Rout + Rload)
所以输出阻抗越小则实际负载电路得到的电压越大
输出阻抗小除了让电压的实际输出与给予的值越接近外
也能减少功率的消耗
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.113.194.12
1F：推 sasako:阿 是我讲错了 不过本来我OP是用转导方式想.. 09/20 09:24
2F：→ sasako:後来想想还是用相依电压想 比较直观...拍写 09/20 09:26