作者proach (p.roach)
站内Electronics
标题Re: [问题] 峰值取样保持电路问题
时间Thu Sep 7 08:59:47 2006
※ 引述《flg (废人君)》之铭言：
: 目前我的目标是做一个电压峰值保持电路，由於此电路的输入为一个高频率
: (10MHZ左右)且微小(几百uV)的讯号，而我希望输出讯号可以快速侦测并且反应，
: 峰值保持时间希望能在几微秒(us)，请问有什麽样的电路可以达成我需要的目标吗?
: ，非常谢谢。
a 10MHz 14 or 12 bits ADC and a controller
if you'd like to keep no lossing 10MHz sampling rates, CPLD/FPGA
is a good choice to control the ADC.
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 218.168.201.173