作者Horus18 (Dawson Q)
站内Electronics
标题Re: [请益] [IC设计]PrimeTime : Startpoint & End …
时间Wed Aug 23 13:27:15 2006
由於最近一项研究需要使用PrimeTime且碰到了一些瓶颈，
不知可否请教板上诸位，给我些建议呢？
我希望得到的资讯非常单纯，即得到circuit中每个pin的arrival window，
arrival window即该pin在一个cycle中，
最早switching和最晚switching两个时间点所围成的范围，也称做switching window。
我读manual发现，PT内建pin的attribute中，就有此资讯(arrival_window)，
可是我跑了script之後，arrival_window此项栏位都是空的。
附上我执行的script，
set search_path [list .]
set link_path [list {*} CCU18mt1.db]
read_verilog ../GTL/C0432_g.v
current_design C432
link
read_parasitics -keep_capacitive_coupling C432.spef
set si_enable_analysis TRUE
set_operating_conditions -analysis_type on_chip_variation
set_input_transition 0.5 [all_inputs]
set_load 0.03943 [all_outputs]
set_input_delay 0 [all_inputs]
set_output_delay 0 [all_outputs]
set_max_delay 2.25 -from [all_inputs] -to [all_outputs]
report_timing
set si_xtalk_reselect_critical_path false
set si_xtalk_reselect_min_mode_slack 0
set si_xtalk_reselect_max_mode_slack 0
report_timing
恳请赐教，感激不尽，谢谢！
※ 编辑: Horus18 来自: 140.114.75.234 (08/23 13:28)