看板Electronics
标 题Re: 如何做设计验证？
发信站交大资科_BBS (Sun Aug 6 21:25:10 2006)
转信站ptt!ctu-reader!ctu-gate!ctu-peer!news.nctu!news.cis.nctu!cis_nctu
是不是一般做 FPGA prototyping 也只能 handle pure function
而没有 Timing。它们似乎也可以验证整个系统，它们是怎麽 handle
timing?
==> 在 [email protected] (可爱的哲哲) 的文章中提到:
> 【 在 [email protected] (少年的) 的大作中提到: 】
> : 若是要考虑 timing 才能确保 design functional 正确，那请教有人做
> : RTL sign off 是怎麽做的？
> 模拟无法做到 cycle accuracy 就 OK 的，本来就不能只做到 RTL 验证。
> 但是这种电路通常不会占整个晶片的大部分，只要个别切除来研究就可以了。
> 其余大部分的电路 RTL check OK，剩下就是 STA 的问题。
--
* Origin: ★ 交通大学资讯科学系 BBS ★ <bbs.cis.nctu.edu.tw: 140.113.23.3>