【 在 [email protected] (少年的) 的大作中提到: 】 : 若是要考虑 timing 才能确保 design functional 正确，那请教有人做 : RTL sign off 是怎麽做的？ 模拟无法做到 cycle accuracy 就 OK 的，本来就不能只做到 RTL 验证。 但是这种电路通常不会占整个晶片的大部分，只要个别切除来研究就可以了。 其余大部分的电路 RTL check OK，剩下就是 STA 的问题。 -- 我是....... 可爱的哲哲喔... ※ 来源:‧四百年来第一靠边站 culture.twbbs.org‧[FROM: royals]