看板Electronics
标 题Re: [问题] opamp的问题
发信站Yahoo!奇摩大摩域 (Thu Jun 15 17:21:27 2006)
转信站ptt!ctu-reader!ctu-gate!news.nctu!news.ntu!news.ee.ttu!news.cis.nctu!n
※ 引述《[email protected] (安)》之铭言：
> 转信站: KimoWebBBS!netnews.kimo.com.tw!news.csie.ncu!news.ncu!ctu-gate!ctu-read
> Origin: sally.csie.ntu.edu.tw
> 各位大大好
> 小的设计了一个folded cascode opamp
> 接1pF的load电容，模拟过unit-gain bandwidth是2GHz左右
> gain是4xdB，再接两个gain boosted stage gain变7xdB左右
> (其实我hspice语法不熟，不太会看，所以不知道这样是不是真实的规格)
> 欲用在adc上，现在接成switched-capacitor sample and hold 电路
> 输入弦波测试(100kHz),使用的sample clock的周期是10ns
> 出来的波形在hold phase结束时尾端波形会跳上去
> hold phase大概只有4ns,clock的transition time是0.5ns
> 我实在想不透原因在哪里，为甚麽波形不会稳定成平的
> 不知道是op出错了,还是我接SHA电路错了
> switch是用nmos和pmos组成的transmission gate
> 下面是上面讲的hspice档案和模拟的图
> http://0rz.net/c01tq
> 可否请有空的大大帮我想一下问题出在哪
> 感激不尽
i think you can simulate your OPA's settling time firstly,maybe the unstable hold phase is due to opa not
settling well.
If settling condition is not so good , the problem maybe phase margin & UGB simulation wrong.
--
※ Origin: 奇摩 大摩域 <http://bbs.kimo.com.tw/>
◆ From: 218.166.86.137