作者cehobo (告别58)
看板Electronics
标题Re: [请益] 请教关於完全空乏区!
时间Mon May 29 23:03:07 2006
※ 引述《bonjoviphy93 (ZZZZ......)》之铭言：
: 不好意思小弟不才，想情问各位大大
: 一般我们知道P N JUNCTION 接连时会产生"空乏区"
: 当接上逆向偏压时空乏区会随着逆向偏压变大而增大
: 这时候，如果将逆向偏压增加使空乏区变宽到整个
: P , N type半导体都变成空乏区时，此时电容是最小
: （因为C正比於 1/空乏区宽度），此时无论在增加逆
: 向偏压空乏区也不会变宽，电容也变成一最小值理论
: 上不会再改变。
: 小弟的问题是：
: 一、形成完全空乏有什麽优点（可以改善什麽特性），为什麽一般制作像SOI等元件时，
: 都会提到完全空乏？
完全空乏时,可耐的电压相当的大...在mos元件中,其崩溃电压与空乏区的长度成正比
: 二、请问杂质怎麽影响空乏区产生电容的？就我查到的是，杂质会造成晶格缺陷，进而使
: 得载子运动受到干扰而减速，单是我不清处跟电容有什麽关连呢？
: 拜托各位大大帮帮忙吧，找了几本半导体元件跟 电子学都找不到，求求大大们帮帮
: 小弟吧 @_@"
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.216.219.219