【 在 [email protected] (none) 的大作中提到: 】 : ※ 引述《[email protected] (可爱的哲哲)》之铭言： : ^^^^^^^^^^^^^^^ 问题在这里... :p : 同一颗D-FF怎麽能有两种不同的clock skew : 不合理阿 : 而且我只跑best case....并非best/worst case分析模式造成的 : 谢谢.... 我想可能你的 clock network delay 有 max/min 值， 所以在不同的分析下 setup/hold， DC 会自动选下一级比较 worst 的 clock network delay。 -- 我是....... 可爱的哲哲喔... ※ 来源:‧四百年来第一靠边站 culture.twbbs.org‧[FROM: royals]