看板Electronics
标 题CPLD如何控制DAC？
发信站不良牛牧场 (Tue Apr 25 17:46:07 2006)
转信站ptt!ctu-reader!ctu-gate!news.nctu!news.ntu!bbs.ee.ntu!zoonews.ee.ntu!S
一般DAC都需要一个Input讯号，告知资料传输完毕，
将Input data存进register...
如果用软体来做，可以很容易控制这个讯号High->Low或Low->High出现的时间
但若用CPLD(VHDL)来做的话
请问会用什麽方法或逻辑在资料传输完毕後，触发该讯号产生呢？
--
╭──── Origin:
<不良牛牧场> bbs.badcow.com.tw (210.200.247.200)─────╮
│ ↘ Welcome to SimFarm BBS -- From : [61.222.31.129] │
╰◣◣◢ ◢◢《不良牛免费拨接→电话:40586000→帐号:zoo→密码:zoo》 ◣◣◢ ─╯