※ 引述《[email protected] (我要攻陷电子学)》之铭言： : ※ 引述《[email protected] (h3)》之铭言： : : as title . : : 一般像是 max plus 可以转成一些标准的 verilog 或是其他high level 的设计语法吗? : 最常用的语法是Verilog-XL(digital), Verilog-A(Analog), Spice(both) : 这些是比较高阶的，其中Verilog又比Spice高阶 Verilog-XL跟NC-Verilog 应该是属於simulator喔 与Verilog系列对应的还有VHDL Verilog vs VHDL Verilog-AMS vs VHDL-AMS 印象中VHDL-AMS已是IEEE standard Verilog-AMS还不是 -- ╭──── Origin:<不良牛牧场> bbs.badcow.com.tw (210.200.247.200)─────╮ │ ↘ Welcome to SimFarm BBS -- From : [140.115.71.162] │ ╰◣◣◢ ◢◢《不良牛免费拨接→电话:40586000→帐号:zoo→密码:zoo》 ◣◣◢ ─╯