作者fullspectrum (要多多加油呀)
看板Electronics
标题Re: [讨论] 在pll锁相回路中,其中pfd的dead zone
时间Fri May 20 19:35:11 2005
※ 引述《[email protected] (爱电音严禁广high)》之铭言：
: ※ 引述《[email protected] (哈哈哈)》之铭言：
: : pfd相位频率检知器
: : 其dead zone代表什麽意ㄙㄚ
: : 还有dead zone的中文翻译是什麽
: : 谢谢各位大大
: 简单的说
: 当reference clk跟feedback clk的phase error < dead zone时
: PFD就会当作PLL已经lock了
: 事实上是还没,有可能过一段时间又失锁了
如果pll已经locked之後又unlock
我想应该是系统的问题
一般来讲dead zone跟charge pump的up跟dn current之间的mismatch
是影响到了在pll在lock之後
其reference和clock之间的static phase error的大小
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 203.204.63.130