作者victoret (戏言~)
看板EE_DSnP
标题[请益] fraig 後的顺序
时间Mon Jan 16 10:19:20 2012
关於 fraig 这个功能...
有几个地方想请问...
1. fraig 之後，cirp -n 的时候发现...
在部分的 case 中（通常是比较大的）
我的 gate 数目和教授不同（通常比教授少...）
然後也有问到一些人 fraig 完比教授剩的多
想请问一下这是有可能的吗？（这两种 case）
是不是由於 FECGroups 的顺序不同
又或者是 fraig 时的顺序不同所造成的呢？？？
又，假如真的会不同的话，想请教各位已经完成的强者...
有没有什麽好方法可以看出我们的电路化简结果和教授的是一致的呢？
2. 看到教授之前那篇关於 const 的东西
是说 ref prog 是把 fraig 和 opt 连在一起的 @@
这样一来执行 sim10.aag 的时候可以很漂亮的直接来个
[0] CONST0
[1] PO 753 !0
可是假如没把这两个连在一起的话
似乎就非得要做一次 ciropt 才有办法在 fraig 出现这个结果
（应该是因为有些 AIG 的两脚接同一个 PI，但是 PI 不能跟 AIG merge...）
请问我们有需要在 fraig 里面自动呼叫一次 opt 吗？
谢谢！！！
--
理所当然的某项事物，却会以某天为区隔，从此变得不再理所当然。
恩田陆 夜间远足
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 123.192.136.173
※ 编辑: victoret 来自: 123.192.136.173 (01/16 10:22)
※ 编辑: victoret 来自: 123.192.136.173 (01/16 11:01)
2F：→ wmin0:只适用化简前化简後两个aag 把output拿去ref fraig一下 01/16 11:13
3F：→ wmin0:看最後结果是不是全部po到const0 01/16 11:13
4F：→ wmin0:2. 我自己是只call fraig一次就可以达到你说的效果@@" 01/16 11:14
那这样的话，在 fraig 这个功能底下，不就还需要：
（在把 FEC Groups 消除光之後...）
(1) 把 PI Gate 和 AIG Gate 进行 merge
(2) 把 CONST0 GATE 和 AIG Gate 进行 merge
这样不就变成能够完全取代之前的 opt 的全部功能...
那这样的话感觉 opt...有点多余的样子（希望我没会错意）
※ 编辑: victoret 来自: 111.248.67.238 (01/16 12:14)
6F：→ wmin0:fraig抓不出来 opt可以 01/16 12:18
7F：→ wmin0:我有做(2)可是没有做(1) 01/16 12:19
懒惰的妥协了ˊˋ
再叫一次 opt 然後设定参数告诉他说 " 把 simplifying 改成 fraig " XDDDDD
※ 编辑: victoret 来自: 111.248.67.238 (01/16 12:58)
8F：→ victoret:突然发现我蠢了...可以直接用 cirsim -f -o 就可以 check 01/16 13:10
9F：→ victoret:了... 01/16 13:10
10F：→ wmin0:cirsim -f -o如果没有测到怪pattern其实也是测不出来的= = 01/16 13:14
11F：推 kickpp:fraig部分我觉得很难debug... 我抓了整整一天... 01/16 13:39
12F：→ victoret:想请问一下那个 fraig 抓不出来但是 opt 可以的 case... 01/16 14:45
13F：→ victoret:原理到底是什麽啊？？？ 01/16 14:45
14F：→ victoret:总觉得假如有去跟 0 比较的话，应该要抓到才是啊ˊˋ 01/16 14:45
15F：→ victoret:是不是因为那个 Gate 不在 FEC Groups 之中所以不会去比 01/16 14:46
16F：→ victoret:呢？ 01/16 14:46
唉...
wmin0 学长提供的那个 case
大概可以猜到是为什麽了...
当这个东西是在某个 FEC Groups 的时候，他就会去跟 CONST0 去做比较
但是那个 case 里面
没有任何一个 FEC Group，但是 8 号 gate 事实上是 always 0 的
所以 fraig 完全侦测不到。
总觉得这不是很 consistent
照理来说应该要跟 0 merge 就要全做
或者是都不做
只做 FEC Group 里面有记录的 Gate 感觉很奇怪...
※ 编辑: victoret 来自: 111.248.67.238 (01/16 14:53)
17F：→ victoret:还想请问，是否有 friag（假如不弄 const）和 opt 都抓不 01/16 15:14
18F：→ victoret:到的 case 吗？ 01/16 15:14
19F：推 wmin0:答对了XD 回下面问题 请参考strash05.aag fraig opt都没用ww 01/16 18:49
20F：→ victoret:真的超感谢 > < 修了大老半天终於解决这个问题了！ 01/16 18:50
21F：→ victoret:最後想请问一个问题，关於 sim12...要 fraig 完的话... 01/16 18:50
22F：→ victoret:要怎麽样才能解决这个问题？ 01/16 18:50
23F：→ victoret:一定要在 fraig 里面加 sim 一些 SAT case 吗？ 01/16 18:51
24F：→ victoret:不过这是问辛酸的，应该是来不及了ˊˋ 01/16 18:51
25F：→ wmin0:可以讲清楚些吗@@ 01/16 18:52
26F：→ wmin0:我想应该是来得及啦 明天下午五点~ 01/16 18:52
27F：→ victoret:嗯...就是说 sim12 崩溃，所以在想以下两种解决方式： 01/16 21:24
28F：→ victoret:（一） collect SAT case 然後 sim 01/16 21:24
29F：→ victoret:（二） 每次 merge 完，SAT 线路都重接 01/16 21:25
30F：→ victoret:不知道哪个有用 / 实用... 01/16 21:25
31F：→ wmin0:我两个都用了... 01/16 21:44
32F：→ victoret:@@ 天啊...那...囧a...我还是...好好睡觉吧 XDDDDDDDD 01/16 21:47
33F：→ victoret:还是相当感谢！！！ 01/16 21:48
34F：推 ric2k1:1. 我等一下会上传一个版本，有把 const0 加入 FEC pairs 01/16 22:34
35F：→ ric2k1: 中，这样就可以解决上面说的问题了。 01/16 22:35
36F：→ ric2k1:2. 我等一下会上传的 ref prog 也包含了自动产生 miter 的 01/16 22:36
37F：→ ric2k1: 功能。 01/16 22:37
38F：→ ric2k1:3. Fraig 的确是要 tune 一下... 01/16 22:37
39F：推 wmin0:请问一下教授第一点...那cirp -fec 会出现0吗... 01/16 23:00
40F：→ wmin0:还有cirg里面report fec的部分... 01/16 23:02
41F：→ victoret:拜托不要...这样的话就又要修一堆地方了ˊˋ 01/16 23:54
42F：推 ric2k1:没有放也没有关系，我们会想办法 filter 掉 01/17 02:27
43F：→ ric2k1:只是之前我没有放进去，结果少 opt 了一些 gates 01/17 02:27