作者ric2k1 (Ric)
看板EE_DSnP
标题Re: [问题] 关於sim的testcase
时间Mon Jan 17 11:37:28 2011
※ 引述《seanlatias (小赖)》之铭言：
: 不知道可不可以请老师说明一下每个sim在做什麽XD
: (也就是说在测什麽XD)
: 感觉结果有做出来
: 但是不知道结果代表什麽
: 跑出来的结果也很难和ref对照
: 目前在sim11之前应该都没问题
: 但是sim12感觉会跑很久
我的 random simulation 就是:
1. 跑 parallel pattern simulation x 1 time
2. 分 FEC group
3. 检查是否有新的 FEC group 被分出来
4. 如果失败次数还没超过 threshold, continue to 1
File sim 则是只有 repeat (1 ~ 3) until EOF
: 而且老师的跑法感觉很高级
: (一直会显示出目前进度,感觉比较不像当机)
XD! 我就在 simulation looop 里加这两行:
cout << "Total #FEC Group = " << _fecGrps.size() << flush;
...
cout << char(13) << setw(30) << ' ' << char(13);
: 而且到时候会用这麽大的testcase来测吗??
Simulation 的复杂度应该是 linear time,
如果你的跑很慢的话，应该是有点问题!
不过正确性的占分比较高，效能的话请自行斟酌是否有必要调整。
(其实我的 simulation 还可以快一些... 只不过 code 要做一些修正，
目前还没有时间改...)
: 谢谢教授~~
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.36.62.203
1F：推 seanlatias:谢谢教授的讲解~~不过原本我是想问说那些testcase是有 01/17 11:46
2F：→ seanlatias:为了什麽目的而设计的吗?还是只是某个电路而已XD 01/17 11:47
3F：→ seanlatias:simulation好像和fraig的执行时间之间是trade-off关系 01/17 11:49
4F：→ seanlatias:所以如果simulation很短的话,fraig就会比较长吧 01/17 11:49
5F：→ seanlatias:而且simulation到一定程度後,fraig时间就不会变了吧? 01/17 11:52
6F：→ seanlatias:因为该merge的gate数量不会变~~不知道这样说有没有错XD 01/17 11:52
7F：→ ric2k1:XD 我答非所问... 那些是 benchmark circuit, 是真正可以 01/17 11:53
8F：→ ric2k1:做一些事情的电路. 你关於 sim/fraig 的 comment 是正确的 01/17 11:54
9F：→ ckmarkoh: 我的sim12.aag好像simulation稍微多一点 fraig的时间就 01/17 11:55
10F：→ ckmarkoh: 差不多都那麽久了...不知道怎麽加快fraig...一直都超慢 01/17 11:56
11F：推 seanlatias:恩恩:P 谢谢教授~~ 01/17 11:56