http://0rz.tw/533zd 郭长佑／DIGITIMES 前言：近十年来CPU业者每发表1款新主打CPU，就会顺带标榜该晶片所用的制 程技术，最初只标榜尺寸缩密性制程，而近五年来更是强调各种新材质性制 程，倘若不去了解新材质制程的意义，那麽也将愈来愈不了解新CPU的价值意 义…… 过去IBM微电子发表Low k Dielectric(低介电质绝缘，或称：低介电常数绝 缘)制程技术时，人们没有投入太多的注目，而今Intel在45nm制程的晶片产 品发表後，也连带在45nm制程内使用了High k/Metal Gate(高介电质金属闸 极)技术，使的最近笔者经常被人问及：Low k制程与High k制程到底有何不 同？ 问此问题的人因为被名称所迷惑，认为Low k与High k是相互矛盾的技术，且 半导体业者都纷纷标榜Low k、High k等新制程技术能为晶片电路带来新的提 升效益，因此迷惑也就加深，所以以下本文将对此进行更多讨论。 铜线路制程 要谈论Low k制程技术，就免不了要谈论Copper Interconnect(简称：铜制程 、铜互连制程、铜线路制程、铜接线制程)技术，因为Copper Interconnect 与Low k Dielectric是相辅相成的，前者用来强化线路的传导性，後者用来 降低线路间的绝缘性。 由於半导体制程的不断进步，积体电路的尺寸愈来愈小、电路愈来愈密，同 时工作时脉愈来愈快，在到达GHz的时脉频率、线路宽度小於250nm时，晶片 内电路内的寄生电阻效应、寄生电容效应也就愈来愈严重，进而使频率无法 再提升，此称为阻容延迟、阻容迟滞(RC Delay)，RC Delay不仅阻碍时脉成 长，同时也会增加电路的无谓功耗。 寄生电阻的问题来自於线路本身的电阻性，如果可以用电阻值更低、传导性 更佳的线路材质，寄生电阻的问题就可以舒缓。而寄生电容则是因为线路与 线路间的绝缘性过高，如果可以降低绝缘性，则寄生电容的问题也可以舒缓 。 所以，IBM微电子(即是IBM的半导体事业部、半导体部门)提出铜制程，将原 本用铝材质制造的晶片线路(俗称：铝制程)改成用铜材质来制造，铜的传导 性比铝更好，电阻值更低，如此就可以解决寄生电阻的问题。 解决寄生电阻後，寄生电容问题一样以换替材料的方式来解决，原本的绝缘 材质其绝缘性太高，所以要换替成低绝缘性的材料，也就是低介电值的材料 。 关於此，过往使用的绝缘材料为二氧化矽(SiO2)，然取代二氧化矽的方案材 料有许多种，包括：SiLK、FOx、HSQ、MSQ、Nanoglass、HOSP、Black Diamond、Coral、Aurora等等，各家半导体厂所支持、偏好的材质各有不同 ，不过所要达到的目标是一致的，就是降低线路间的寄生电容。 当然！最好的Low k材质就是「没有材质」，线路与线路间不使用任何材质， 采「真空」作法，如此寄生电容就可以降至最小，IBM於2007年5月发表的 Airgap(空隙)技术就是此种构想的实现。 绝缘矽技术 以上所谈的都是线路本身与线路间的问题，接下来要谈论电晶体(在此指数位 电路所常用的MOSFET)部份的问题，事实上电晶体也因为制程的缩密而面临一 个大问题，那就是漏电(Leakage Current)，这包括两个部份，一是从源极 (Source)通往汲极(Drain)的电流漏往基极(Body，在此也可称Silicon Substrate)，另一是闸极(Gate)电流漏往基极。 对此IBM也提出因应之道，在源极与汲极底下，以及在基极之上，多埋入1层 的绝缘层，该绝缘层的材料为二氧化矽，如此就可以减少电流从源极通往汲 极时漏往基极，此技术称为绝缘矽(Silicon On Insulator；SOI)制程。 高介电值金属闸极技术 SOI解决了源极、汲极间的漏电，但却难以阻止闸极的漏电，闸极的漏电在於 闸极与基极间的绝缘度不够，闸极与基极有着1层绝缘层，此绝缘层的材料过 往多半使用二氧化矽，而今二氧化矽的绝缘度已经不够，所以也必须用新材 料来替换，要换替成更高绝缘度、更高k值的才行。 到此，我们总共在3处地方提到二氧化矽：线路间的绝缘、源极/汲极与基极 间的绝缘、闸极与基极间的绝缘，线路间的绝缘必须降低绝缘值，所以将二 氧化矽替换成其他Low k特性的材料；而源极/汲极与基极间原本没有绝缘层 设计，而今SOI制程在两者间多铺设1层二氧化矽制成的绝缘层。 现在，闸极与基极间本来就有绝缘层，但其绝缘度愈来愈不足，所以也必须 进行换用，换用绝缘性更高的，所以就有了High k/Metal Gate技术的诞生。 事实上在Intel发表正式研发成功High k/Metal Gate技术前，半导体业界早 已在讨论High k技术，原本预测2007年此项技术就会开始盛行，不过此预测 稍过乐观，以致後来业界将焦点转向另一个革新技术：应变矽通道 (Strained-Si Channel)，此技术可以加快源极到汲极间的电流流动，好加快 电晶体的运作速度。 话虽如此，IBM还是在2007年1月正式发表High k/Metal Gate技术，以及 Intel在2007年11月正式宣布成功运用High k Metal Gate技术，而其他业者 仍在努力中，。High k能减少闸极漏往基极的电流，可节省晶片的功耗用电 ，使晶片更省电运作。 High k材质既然能提供更佳的绝缘性，那麽SOI的绝缘层也可以使用，将二氧 化矽换成High k材质，预计可以让晶片功耗用电更为收敛，现在已有多家半 导体业者准备进行此一替换，并认为此作法是升级性的SOI技术。 另外，笔者一直没有提到的是金属闸极部分，晶片内的电晶体闸极很长一段 时间都使用多晶矽（Polysilicon）材质，而今换成金属（事实上最早期的 MOSFET，其闸极也是金属材质，之後才换成矽）後，可加速闸极（有时也翻 译成：栅极）的关闭/导通速率，如此将可使晶片电路运作更快速。 也因为采行金属闸极，所以更需要High k绝缘材质的搭配，两者几乎是密不 可分，所以在许多报导上都写成High k Metal Gate，但更确切而言当写成 High k/Metal Gate或High k + Metal Gate。 新技术持续嘉惠大众 至此，相信各位已能体会High k、Low k的不同，名称上看似冲突，实际上却 毫无矛盾，Low k用於晶片线路，High k用於电晶体闸极。更简单地说，Low k是强化晶片内「前後左右，线路布局」的运作速度并减少功耗，High k是 强化晶片内「上下，电晶体开启/关闭」的运作速度并减少功耗，两者各有所 职。 有了上述所谈的各项新制程技术，摩尔定律才能持续适用下去，人们也才能 持续买到更便宜效能却更高的晶片。反之，若半导体技术与营建技术一样， 难有大幅度的技术提升与突破，那麽晶片的价格有可能跟房价一样，永远是 一坪数十万新台币的价格。 图说：图为IBM处理器的晶片剖面图，该晶片使用90nm CMOS制程，并用上铜 制程与Low k制程，其中Low k方面有使用SiCOH、Cu/SiCOH、以及 FTEOS/SiO2等不同材质。（www.03.ibm.com） 图说：过去晶片内的线路间绝缘多半使用类玻璃性的材质，而IBM於2007年5 月运用实验室内的自组技术手法，成功实现真空性的线路间绝缘技术，称为 Airgap技术，此技术不仅可进一步提升晶片效能，同时也可减少晶片功耗， IBM预计在2009年将此技术运用在其伺服器用的晶片中。（www.03.ibm.com） 图说：IBM运用Airgap技术制成的微处理器晶片。 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 133.11.70.109 ※ 编辑: HIbaby 来自: 133.11.70.109 (06/16 16:41)