作者icetofux ()
看板ASM
标题Re: [请益] spi的pull-up 电阻
时间Fri May 28 21:44:55 2021
※ 引述《ando5566 (贩卖梦想的人)》之铭言：
: 使用的pic18单晶片 ，其SPI 如果设置成cmos push pull输出，而非open drain，但仍在pi
: n脚上加上pullup电阻，在pull high时是不是slew rate提升效果能由pullup 电阻来控制？
: 自己是这样认知，不知道想法是否有错？感谢指导！
我会建议在SS上加pull up电阻。
不只是SPI，在电路设计习惯上我会在所有用到的数位输出接脚都加上一个
pull up(down)电阻。
理由如同推文中yunnlai所述，部分MCU在reset後GPIO会被设置为input且无
pull电阻的状态，直到你的暂存器设置完成後才会有明确的逻辑准位输出，
这段期间中这些你认为是输出的接脚可能会是floating或是非常弱的上拉、
下拉状态，运气不好可能受到干扰进而对被控制的元件造成非预期中的行为
。
考虑到MCU第一次上电还没烧code、甚至是程式跑到当掉，都有可能出现上
述情况，所以给予输出接脚一个pull电阻让其在所有情况下都有个明确的
参考电位是较为保险的设计方式。
回到SPI，为什麽会说只加SS接脚呢？依据SPI工作的原理若被控元件的SS不
为有效状态，其他三支接脚的行为都是无害的，所以真的很在乎电路面积或
是成本，只加SS似乎是个不错的选择。
希望这些建议能帮上原po，若有错误也烦请各位指正。
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 111.250.143.196 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/ASM/M.1622209498.A.636.html
※ 编辑: icetofux (111.250.143.196 台湾), 05/28/2021 21:47:48
1F：→ Lipraxde: 为了一些初始化的暂态、非预期的错误行为而在「所有数 05/29 13:21
2F：→ Lipraxde: 位输出」上加上永久性的 pull-up/down 负载感觉有些过 05/29 13:21
3F：→ Lipraxde: 於浪费。我是觉得在 reset、要控制大负载/不容许无效状 05/29 13:21
4F：→ Lipraxde: 态 (例如马达) 的脚位上才接 pull-up/down 比较好。 05/29 13:21
5F：→ zxzx8059: 看产业别，安全层级吧 05/29 20:24
6F：推 selfhu: 如果没有PCB空间问题的话，预留上下拉电阻的位置会比较有 06/01 03:45
7F：→ selfhu: 弹性 06/01 03:45