作者ccjin (半年之後你會變怎樣)
看板Electronics
標題[問題] metastable
時間Mon Jan 17 21:49:21 2011
請問暫存器在 metastable的狀態下
為什麼輸出準位可以不是 1也不是0
這是元件的什麼特性嗎?
那這種狀態會維持多久.
通常要解決這不同clock domain造成的問題
我怎麼知道需要幾個 destination 的 register
去把訊號在 sample 才不會發生這問題
因為之前被人問 為什麼只sample 一次就處理
為什麼不多幾次
我知道越多次 機率越低 但是不清楚為什麼
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 123.195.28.233
1F：推 pow:metastable就是因為 組成register (flip flop)的電晶體 01/18 08:39
2F：→ pow:其實是analog而不是digital 而input、clock也其實都是analog 01/18 08:39
3F：→ pow:在register內部一些node的狀態還沒有穩定之前就toggle 01/18 08:40
4F：→ pow:造成output會像是飄來飄去 直到下次settle 01/18 08:40
5F：→ pow:一般對付control signal (低頻)大概就是兩個flip flop 01/18 08:41
6F：→ ccjin:thx 01/18 21:14
7F：推 Williamette:paper都有寫 這篇應該蠻好找的 01/18 23:02