作者bcew (bcew)
看板Tech_Job
标题Re: [请益] 数位需要会哪些技能？
时间Thu Jun 27 12:33:25 2019
Hi,
刚好有要回答别人打到一半的文件,
趁这次整个打完,
根据我公司的SSD IC开发流程，
简单跟你说说需要哪些技能吧,
你就看看会不会做,不会的就是该学的.
(1) 规划阶段
这主要是主管,PM,和资深工程师的事,
先决定有哪些规格,
例如NVMe要支援到哪个版本,
有甚麽Optional能力
Flash要支援那些种类,
Performance要达到多少,
再来看看现有的IP够不够用,
不足的部分是要自己做,还是买新IP
这阶段需要的技能，
就是各domain的深度和广度,
靠持续的学习没捷径
(2) 前端阶段
就是撰写RTL code把整个IC实现,
建立开发环境,整合各个IP,
验证各项功能
这阶段是主要工作,需要的技能如下
(a) RTL coding
Verilog语法特性是基本常识,
(其他RTL像VHDL也一样)
请不要把写verilog当成写软体,
最好知道自己写的每一行,
会合成出甚麽电路,
进一步要懂跨clock domain怎麽sync.
(b) verificaiton by simulation
用NCverilog或VCS之类的跑模拟,
建test bench来验证功能,
如果会用SystemVerilog,
或甚至UVM来加强/加速验证也不错
(c) verification by FPGA
把RTL烧进FPGA做功能性和大量验证,
因为速度上不了ASIC的速度,
所以只有功能性,
要上去得要超贵的emulator,
大量资料是因为simulation跑个1ms,
就要半小时一小时,
用FPGA burn in跑个三天三夜都可以.
要烧进FPGA,
使用的tool要看FPGA品牌,
我公司用的是Xilinx,
使用的就是它家的Vivado,
原本可以从头到尾都靠Vivado,
但为了更好的Synthsis结果，
我们有换Synplify.
(d)简单C语言能力
如果有和FW合作,
自己负责的IP有时总是要和FW debug,
所以要基本的看得懂他们在做什麽事,
如果可以,能看懂assembly code更好,
因为那才是CPU真正做的事,
有时候因为笔误，
还是preprocesser directives,
会和C code要做的不一样.
(3) 後端阶段
RTL开发到一定程度,
就会开始走design flow,
(各公司有自己的名字)
先决定好SRAM的大小,数量,和形状,
然後进行LEC, synthesis, P&R, STA...
如果公司够大这些有另外的人负责,
数位IC工程师要做的,
就是当design flow的人在说timing不行,
像是进出SRAM的timing太差,
或是DFF a到DFF b的距离太长,
就要想办法加DFF,
或改设计让timing能过.
再来走到更後面,
当netlist的timing资讯抽出来了,
就要进行post-simulation,
和verificaiton by simulation差不多,
只是要在verilog描述挂sdf档,
这时候会遭遇通常不是行为错,
而是SRAM output或没reset的DFF,
所产生的unknown会传递到整个电路,
要从一片红的波形逐个往前追到源头.
(4) ASIC阶段
後端人员解完所有timing,
前端人员跑完各制程corner的post sim,
就可以送到晶圆厂投片,
大家开心放假了,
等wafer出来,要先做CP测试,
封装後还有FT测试,
这个都是前端阶段由比较资深的人加进去的基本测试电路,
可以刷掉因为制程或封装造成的损伤.
等Chip回到公司那天，
第一步先让chip能正常动,
板子上错件,接错线,
各种人类可以造成的错误都有可能,
再来就是FPGA跑过的各种unit test, burn in test都接着跑,
最後还有各种相容性测试,
各客户平的的问题,
都是见招拆招,和FW一起debug
(通常FW会先自己弄,他们比较辛苦).
大概就是这样,
硕班会有超大型积体电路设计的课,
记得要修,
实验室有规定要CIC投片才能毕业的,
可以学更多(应徵面谈加分),
如果可以，硕班学历洗高一点，
应徵第一份工作有帮助。
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 223.139.46.30 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Tech_Job/M.1561610007.A.C92.html
1F：推 s5517821: 推 精辟 06/27 12:47
2F：推 smalljacky03: 好文推 06/27 12:48
3F：推 cherish0102: 好文推 06/27 12:52
4F：推 leoloveivy: 推 但我投片都讲下线哈哈哈害我想到26流片 06/27 12:58
5F：推 csgod1325: 原po是个人才 这篇把所有fabless要做的都讲完了 06/27 13:04
6F：推 catslave6: 好文推喔 06/27 13:09
7F：推 qazsedcft402: 大陆猪屎屋表示 马的直接买ip比较快啦 06/27 13:09
8F：推 yeh6476: 好文推一个 06/27 13:09
9F：→ csgod1325: 学历念高点比较实际 一般公司一个BU也才50个左右RD， 06/27 13:09
10F：→ csgod1325: 学历绝对是基本门槛 06/27 13:09
11F：→ csgod1325: 像我学历不好，中字杂鱼只能待後段帮RD打杂QQ 06/27 13:10
12F：推 chucps20605: 好文推 06/27 13:14
13F：推 loveices: 大陆不是直接买IC 把mark洗掉换自己的吗 哈哈哈 06/27 13:15
14F：推 qazsedcft402: 那他们只需要很屌的封装厂就可以赢得半壁江山惹 06/27 13:17
15F：嘘 Battie: 猪屎说要会那麽多 学历还要高 可是赚的有比GG设备多吗? 06/27 13:26
16F：推 michaelgodtw: 推，系统商打杂 06/27 13:29
17F：→ csgod1325: 赚的当然没gg多，不过分的比gg 多就行 06/27 13:30
18F：推 autbb: 推 06/27 13:30
19F：推 KernelChen: 推! 不过跟系统厂好像 只是产品不一样 06/27 13:32
20F：→ KernelChen: 通讯晶片也是这样吗? 06/27 13:34
21F：→ wbw: 系统厂都抄抄公板接接线 哪里像了？ 06/27 13:43
22F：推 vvvxxx: 好文推 06/27 13:49
23F：推 lucky9527: 借问一下 post sim时跨clk domain造成的unknown propa 06/27 14:02
24F：→ lucky9527: gation 通常大家是怎麽解的？ 出现再针对该DFF设noti 06/27 14:02
25F：→ lucky9527: mngcheck？ 06/27 14:02
26F：推 vivid23: 是滴。最多是用比较聪明的方法去捞出哪些要加 no timing 06/27 14:24
27F：→ vivid23: chk 06/27 14:24
28F：推 po1379: 推 06/27 14:58
29F：推 wta470: 值得推！ 06/27 15:08
30F：→ Qoofate: GG打杂 CP质高 假RD自high 06/27 15:25
31F：推 ps0411: 原PO少提到了 clock tree, reset tree, DFT, LPF.... 06/27 15:41
32F：→ ps0411: cross clock domain 的 FF 可以用 DC script report 出来 06/27 15:44
33F：→ ps0411: ，再加 notimingcheck 06/27 15:44
34F：→ ps0411: 如果是大公司应该会有CDC Flow 06/27 16:03
35F：推 mouse952715: 推好文 06/27 16:11
36F：推 stkeiko: 回楼上的..第一级的async的DFF..命名带关键字..之後用per 06/27 16:33
37F：→ stkeiko: l 在sdf把这些捞出来 timing修成0.. 06/27 16:33
38F：推 suninrain: 好文~ 06/27 17:04
39F：推 tkhan: 原po os：还是去GG轮班好了 06/27 17:10
40F：推 boss0405: 说和系统厂像的应该是看不懂这篇在写什麽吧... 06/27 17:18
41F：推 conbanwa: 推 06/27 17:46
42F：→ iptt33: 好文推 06/27 18:49
43F：推 j022015: 应该入精华 06/27 18:55
44F：推 callmeryan: 好文 06/27 19:11
45F：推 robert0934: 推好文 06/27 19:15
46F：推 zoology60: 推 06/27 19:25
47F：推 ftvs: 大一，想考硕士的学生应该看到这篇少走许多冤枉路 06/27 19:43
48F：推 Kaiii0618: 推个 06/27 20:05
49F：推 unknow: U质推 06/27 20:26
50F：推 FTICR: 好文 06/27 23:06
51F：推 max02115: 谢谢分享,後悔当初没走IC,现在只能期望能进猪屎打杂 06/28 00:13
52F：推 kkithh: Async的unknown喔，有一招看你敢不敢 06/28 00:21
53F：→ kkithh: 直接改DFF verilog model,把primitive内 06/28 00:22
54F：→ kkithh: Metastable从unknown改成unchange 06/28 00:23
55F：推 lovemost: 猪屎屋的RD，大部分是有比GG设备多的啦 06/28 01:39
56F：推 AdamChiau: 谢谢你回答我～～ 06/28 04:03
57F：推 Qcloud: 中国人表示：狼性就是直接copy 06/28 06:23
58F：推 st903202xp: 推 06/28 09:20
59F：推 futaba: 好文..推 06/29 15:49
60F：推 baimuchi: 推 谢谢优质好文 06/30 10:06