※ [本文转录自 Engineer 看板 #1WhEfTYA ] 作者: vinonota (深蓝色) 看板: Engineer 标题: [情报]【美商授课】Xilinx-AI实作课程开始报名 时间: Tue May 25 20:15:22 2021 ☆财团法人资讯工业策进会与全球最大FPGA晶片商Xilinx(赛灵思)合作，共同推动人工智 慧(AI)人才培训，邀请具Xilinx FPGA产品应用经验讲师进行讲授 ☆小班教学(每班限12位)，本年度仅此一梯，提供您进入FPGA深度学习的最佳管道。 ※招收对象：任职於智慧电子相关领域之企业在职人士为主。 (主办单位保留资格审核权，报名後将由专人通知) ※上课地点：台北市信义路三段151号9楼(捷运大安站1号出口) ※场次说明 ★★第一场-FPGA实作开发-6/18、6/25(12小时) 1.课程费用:自费5,000元/人【原价$10,000元/人；补助$5,000元/人】 (6/8前报名享早鸟优惠价$4,500元，特殊身份$3,000元) 2.课程内容 Day 1：建立FPGA基础观念与设计流程。以讲解与实作并行方式，透过专案实作流 程，让学员熟悉FPGA的设计开发步骤。 (1)FPGA晶片架构介绍 (2)Vivado设计软体合成流程 (3)Vivado设计软体实现静态时序分析 实验一：Vivado软体设计流程 (4)Vivado设计软体实现IP整合 (5)Vivado设计软体设计条件约束 实验二：IP整合设计 (6)Vivado设计软体硬体调适(Debugging) 实验三：硬体调适 Day 2：课程着重在嵌入式系统(SoC)设计的开发流程。除介绍SoC架构，实作部分 搭配FPGA的设计流程，使用网路的应用范例建置嵌入式系统设计的开发。 (1)介绍嵌入式系统设计 实验一：硬体设计 (2)Zynq架构将嵌入式系统扩展到FPGA 实验二：建置嵌入式系统扩展到FPGA (3)嵌入式系统连结IP的配置 实验三：建置嵌入式系统扩展到FPGA，增加自定义的IP 实验四：嵌入式系统设计创建网路应用的开发设计流程 ★★第二场-Xilinx Vitis实作开发 9/3、9/10(12小时) 1.课程费用:自费$7,000元/人【原价$12,000元/人；补助5,000元/人】 (6/8前报名享早鸟价$6,500元，特殊身份$3,600元) 2.课程内容 Day 1：课程讲授Xilinx最新Vitis平台，介绍应用程式如何利用OpenCL做硬体平 行运算加速，改善软体瓶颈限制，利用整合性平台Vitis做软体上的开发 设计包含profiling、debug、design kernel达到硬体加速的目的。 (1)Vitis 软体流程介绍 实验一：Vitis软体设计流程 (2)介绍硬体加速设计原理 实验二：Vitis硬体加速实作 (3)最佳化设计流程 实验三：最佳化设计实作 Day 2：课程主要介绍Xilinx AI的开发流程，如何使用Xilinx Vitis Unified Software platform及AI library，开发AI 相关应用程式，同时介绍如何 利用Deep Learning Processing Unit(DPU)应用在Xilinx Zynq系列产品。 (1)Vitis AI 开发工具及流程介绍 (2)AI软体工具模型 实验一：Vitis AI设计流程实作 (3)AI library, APIs介绍 实验二：AI实作流程 (4)客制化IP与系统化设计流程 实验三 : 客制化IP与系统实作 §详细资讯与简章请参考 https://www.iei.org.tw/new/news.php?id=96 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 101.10.16.251 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Engineer/M.1621944925.A.88A.html

※ 发信站: 批踢踢实业坊(ptt.cc) ※ 转录者: vinonota (101.10.16.251 台湾), 05/25/2021 20:24:35